CS1242 datasheet(21/29 Pages) CHIPSEA

21 / 29 page

CS1242

v 1

1..0

第

第 2211 页

页，

，共

共 2299 页

页

ACR 寄存器（地址＝02H,复位值＝00H）模拟电路控制（Analog Control Register）

MSB

LSB

Bit 7

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

DRDY

SPEED

BUF

BITOR

RAN

DR1

DR0

ACR.7

DRDY，数据准备就绪（Data Ready，只读），与输出管脚 DRDY值相同；

ACR.6

，数据格式（Data Format）

0＝双极性（默认值）；

＋FSR 输出 0x7FFFFFH，ZERO＝0x00000H，－FSR＝0x800000H;

1＝单极性；

＋FSR 输出 0xFFFFFFH，ZERO＝0x00000H，－FSR＝0x000000H;

ACR.5

: SPEED，模数转换器采样频率控制（Modulator Clock Speed）

0＝fosc/128（默认值）；

1＝fosc/256；

ACR.4

: BUF，输入缓冲器使能（Buffer Enable）

0＝禁止（默认值）；

1＝使能；

ACR.3

: BITOR，输出数据 bit 顺序

0 = 高位在前（默认值）

1 = 低位在前

ACR.2

: RAN，转换范围选择（ Select）

0＝满幅输入（Full Scale）为＋/－VREF（默认值）；

1＝满幅输入（Full Scale）为＋/－ VREF/2；

ACR.1-0

: DR1/DR0，数据输出速率（Data Rate）

00＝15Hz（默认值）；

01＝7.5Hz；

10＝3.75Hz;

11=保留（Reserved）

ODAC 寄存器（地址＝03H,复位值＝00H）Offset DAC 设置

MSB

LSB

Bit 7

Bit 6

Bit 5

Bit 4

Bit 3

Bit 2

Bit 1

Bit 0

无效

CHSEL

ISET1

ISET0

无效

ISET1-0：模拟电路偏置电流选择，

00＝偏置电流为 10uA（默认值）

01 或 10＝偏置电流增加 25％，

11＝偏置电流增加 50％，

当使用较高的时钟频率时，增加模拟电路偏置电流有助于提高 CS1242 的性能。

CHSEL：斩波－调制方式选择。

0＝斩波频率为调制器采样频率 1/2，PGA=1~128 时可用。（默认）

1＝斩波频率等于调制器采样频率，PGA＝2~128 时可用。

在一般情况下 CHSEL 设置为 0 即可，但是在某些情况下（具体情况和外围应用电

路有关）一些高频噪声可能会耦合到低频段，此时可以设置 CHSEL 为 1，注意此

时会导致失调电压和噪声又一些增大。

CS1242 Datasheet(PDF) 21 Page - Core Technology (Shenzhen) Co., Ltd.

CS1242 Datasheet(HTML) 21 Page - Core Technology (Shenzhen) Co., Ltd.

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29

Datasheet Descarga

Enlace URL