CS1242 datasheet(14/29 Pages) CHIPSEA

14 / 29 page

CS1242

v 1

1..0

第

第 1144 页

页，

，共

共 2299 页

页

3.4

调制器（Modulator）

CS1242 的调制器是单环回、2 阶－调制器，调制器的采样频率可以通过 SPEED（ACR 寄存

器的 bit 5）控制，具体如下表所示：

表7 调制器采样频率表

晶振频率

（MHz）

SPEED

ADC 采样频率

（KHz）

数据输出速率（Hz）

陷波频率

（Hz）

DR ＝ 00

DR ＝ 01

DR ＝ 10

2.4576

19.200

7.5

3.75

50/60

9.600

7.5

3.75

1.875

25/30

4.9152

38.400

7.5

100/120

19.200

7.5

3.75

50/60

3.5

误差校正（Calibration）

芯片校正分为自校正、外部系统校正，校正包括模数转换器偏移误差校正（OCAL）、模数转

换器增益校正（GCAL）。正在校正时，DRDY 维持为高，表示现在 AD 转换的结果不可用。

在芯片重新上电、外部环境温度改变、增益（PGA）改变后进行误差校正可保证模数转换的正

确。完成校正后 DRDY 管脚变低，即 DRDY 输出低电平时表示芯片已经完成校正。校正完成

后的第一个输出数据由于内部电路工作的延时导致不正确，不能作为正常模数转换数据。第二

个转换输出数据是正常的，可以使用。

3.5.1

自校正（Self Calibration）

CS1242 的自校正通过 CALSELF、GCALSELF、OCALSELF 三条指令来控制完成。执行

CALSELF 指令时，可以同时完成偏移误差校正（Offset Calibration）和增益误差校正（Gain

Calibration）。GCALSELF 指令只控制芯片完成增益校正，而 OCALSELF 则控制芯片完成偏

移校正。增益校正、偏移校正都在 8 个 TDATA 周期（AD 周期）内完成，TDATA 周期为输出

数据速率的倒数。如果执行 SEFLCAL 指令，则需要 15 个 TDATA 周期。

自校正时，CS1242 自动断开外部的输入信号而接内部电压。在执行增益误差校正时，CS1242

自动先将 PGA 设为 1，执行完增益误差校正后 CS1242 会将 PGA 的值还原成为用户设定的

值。但执行失调误差校正过程中，PGA 的设置没有发生变化。（注意在如果进行校正时外部

参考电压高于 AVDD－1.5V 时，输入模拟缓冲器必须关闭。）

3.5.2

系统校正（System Calibration）

系统校正可以校正芯片内部及系统的偏移误差和增益误差，校正必须要求输入正确的输入信号

后进行。系统校正指令包括 OCALSYS、GCALSYS，其中 OCALSYS 进行偏移误差校正，

GCALSYS 进行增益误差校正，偏移误差校正、增益误差校正分别在 8 个 TDADA 数据周期内

完成。

CS1242 Datasheet(PDF) 14 Page - Core Technology (Shenzhen) Co., Ltd.

CS1242 Datasheet(HTML) 14 Page - Core Technology (Shenzhen) Co., Ltd.

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29

Datasheet Descarga

Enlace URL